The COMmunication BLOCK (Core ComBlock)

MLAB (ICTP) - CMNT (INTI) - Rodrigo Alejandro Melo

Joint ICTP-IAEA School on FPGA-based SoC and its Applications for Nuclear and Related Instrumentation | SMR 3562

Feb 5th, 2021

ヘロト 人間 ト ヘヨト ヘヨト

э

MLAB (ICTP) - CMNT (INTI) - Rodrigo Alejandro Melo The COMmunication BLOCK (Core ComBlock)

Introduction

- MLAB projects are characterized by solving the high-speed acquisitions and processing in the FPGA and send the resulting data to a PC.
- The Processor included in devices such as Zynq is mainly considered as a provider of data storage (DDR memory) and Ethernet connections.
- The COMmunication BLOCK (ComBlock) was created to provide known interfaces (registers, RAM and FIFOs) to a user of the Programmable Logic (PL), avoiding the complexity of the bus provided by the Processor System (PS), which is AXI in case of the Vivado version.
- It provides 5 interfaces for the user in the FPGA side: input and output registers, I/O True Dual Port RAM, input and output FIFOs.
- It provides 2 interfaces for control in the Processor side: AXI4 Lite (registers and FIFOs) and AXI4 Full (TDPRAM).



Features



- Designed with the goal of being easy to use and portable.
- Highly configurable: 5 interfaces, which could be individually enabled, with their own parameters.
- 0 to 16 input and output registers (configurable up to 32 bits).
- A True Dual-Port RAM, which provides a Simple RAM interface available to the user. Its inclusion, the data width, the address width and the memory depth can be configured.
- Two asynchronous FIFOs, one from PL to PS and another from PS to PL, with flags of empty/full, almost empty/full and underflow/overflow conditions. Their individual inclusion, the data width and the memory depth can be configured, as well as the difference to indicate almost Empty/Full.

イロト イポト イヨト イヨト

3

- · Packaged for Vivado with AXI interfaces.
- A C-Driver for the Processor side is provided.

Under the hood, it was descripted using VHDL'93 and inferred memories of the FPGALIB project (https://github.com/INTI-CMNB-FPGA/fpga_lib), which were tested with Xilinx, Intel/Altera and Microsemi devices.

Getting ComBlock

- Gitlab repository https://gitlab.com/rodrigomelo9/core-comblock
- You can clone it (Git) or download it (compressed)



- 🗢 245 Commits 🛛 3 Branches 🛷 1 Tag 🗈 8.5 MB Files 🖶 8.7 MB Storage

A simple COMmunication BLOCK with well know interfaces in the FPGA side



🕁 Star 6 🖞 Fork 3

э

Δv

• It is licensed under the BSD 3-clause.

MLAB (ICTP) - CMNT (INTI) - Rodrigo Alejandro Melo The COMmunication BLOCK (Core ComBlock)

Adding to Vivado

- Flow Navigator \rightarrow Project Settings
- IP \rightarrow Repository \rightarrow Add Repository button (+)
- Browse to *<COMBLOCK_PATH>/src* \rightarrow OK



Note: the five interfaces in the image are internally used by the core.

- Each user interfaces can be individually enabled, which determines the editable configurations.
- The AXIL interface is available if at least one register or FIFO interface is used.
- The AXIF interface is only available when the RAM interface is used.

			Re-cus	tomize IF	•					
ComBlock (2.0)										
Documentation 🗁 IP Location										
Show disabled ports	Component Name	combloc	:k_0							
	Registers									
	Input (FPGA t	o PROC)			Out	tput (PROC to	FPGA)			
	🕑 Enable					🗹 Enable				
	Data Width	32		0 [1 - 32]		Data Width 3	2	0 (1 - 32	1	
	Quantity	16		0 [1.16]		Quantity 1	6	0 (1 - 10	1	
+ AXL + AXF										
+ IN_REGS	True Dual Port RAM (FPGA to PROC, PROC to FPGA)									
+ IO_DRAM + IN FIFO	@ Enable	1.0								
- ram_ck_i OUT_REGS +	Laca width	10	-	2 (1 - 32) 2 - 1 - 321						
= fifo_clear_i	Depth	0		6] (A - 54)						
- avil_aclk	04put	0								
- soif_ack	FIFOs									
- a coif_aresetn	Input (FPGA t	o PROC)				Output (PROC to FPG/	1)		
	🗹 Enable					🕑 En	able			
	Data Width		16	0	[1 - 32]	Data	Width	16	0	[1 - 32]
	Depth		1024	0		Depth		1024	0	
	Almost Full	Offset	1	0		Almos	t Full Offset	1	0	
	Almost Emp	sty offset	1	0		Almos	t Empty Offset	1	0	

I I I I I

		Registers					
:: + AXIL II − IN_REGS OUT_RE	gs ⊥∥	Input (FPGA to	PROC)		Output (PROC	to FPGA)	
reg0_i[31:0] reg0_o[15: reg1 i[31:0] reg1 o[15:	01	🕑 Enable			🗹 Enable		
axil_aclk reg2_o[15:	0] 🕨 🗕	Data Width	32 💿	[1 - 32]	Data Width	16	© [1 - 32]
		Quantity	2 🕲	[1 - 16]	Quantity	3	☺ [1 - 16]

- Input registers are Read from 0 to 15.
- Output registers can be Written/Read from 16 to 31.

< ロ > < 同 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ >

+ AXIF	True Dual Port RA	M (FPGA to PROC, P	ROC to FPGA)
- IO_DRAM	🗹 Enable		
	Data Width	8 ©] [1 - 32]
- ram_clk_i	Address Width	16 @	[1 - 32]
axif_acik axif_aresetn	Depth	0 @	

- The True Dual Port RAM Interface is considered as I/O (bidirectional).
- If DEPTH is 0, the quantity of memory positions is calculated as 2**AWIDTH.
- A DEPTH greater than 0 is useful when the complete address space produce a waste of resources (as example, in the Xilinx 7-series, the BRAM are used as 18/36 Kb, which are not a power of 2).
- Due to its nature, is a good interface to perform a Clock Domain Crossing (CDC).

oſ	+ AVII			FIFOs					
i	- IN_FIFO			Input (FPGA to PROC)			Output (PROC to FPG/	0	
	 fifo_we_i fifo_data_[15:0] 	OUT_FIFO	_	Z Enable			2 Enable		
-	fifo_ful_o	fifo_data_o[7:0] 🕨	-						
	fifo_aful_o	fifo_valid_o >		Data Width	16	[1 - 32]	Data Width	8 © [[1 - 32]
-	fifo_cli_i	fifo_aempty_o >	-	Depth	1024	\odot	Depth	256 ③	
	fifo_clear_i	fifo_underflow_o 🕨	-	Almost Full Offset	1	0	Almost Full Offset	1 ©	
-	avil_aresetn				-	-			
				Almost Empty Offset	1	\odot	Almost Empty Offset	1 0	

- Both FIFOs are asynchronous, so they could be also used to perform a CDC.
- The Clear input is used to have a know state in both sides of the FIFOs.
- DEPTH has the same sense that in the DRAM_IO interface.
- AEMPTY and AFULL means Almost
- Overflow/Underflow conditions must be avoided reading Full/Empty flags to ensure not to lose data.

I I I I I

- IN_REGS are available from 0 to 15 (only read).
- OUT_REGS are available from 16 to 31 (read/write).
- IN_FIFO registers for value, control and status are available from 32 to 34.
- OUT_FIFO registers for value, control and status are available from 36 to 38.



・ロト ・聞ト ・ヨト ・ヨト

э

MLAB (ICTP) - CMNT (INTI) - Rodrigo Alejandro Melo The COMmunication BLOCK (Core ComBlock)

A C driver to be used with a Baremetal or FReeRTos project is provided: #include "comblock.h"

The registers can be accessed by number or with the following provided defines:

- CB_IREGn (0:15): Input Register 0..15
- CB_OREGn (16:31): Output Register 16..31
- CB_IFIFO_VALUE (32) : IN_FIFO value
- CB_IFIFO_CONTROL (33) : IN_FIFO control
- CB_IFIFO_STATUS (34): IN_FIFO status
- CB_OFIFO_VALUE (36): OUT_FIFO value
- CB_OFIFO_CONTROL (37) : OUT_FIFO control
- CB_OFIFO_STATUS (38) : OUT_FIFO status

To write/read one memory position:

```
void cbWrite(UINTPTR baseaddr, u32 reg, u32 value)
u32 cbRead(UINTPTR baseaddr, u32 reg)
```

To write/read several contiguous memory positions:

void cbWriteBulk(UINTPTR baseaddr, int *buffer, u32 depth)
void cbReadBulk(int *buffer, UINTPTR baseaddr, u32 depth)

Vitis/SDK, provides a file called *xparameters.h*, where the base addresses of the buses are defined. Additionally, in case of the ComBlock, you can find also **defines** related to the configuration values selected in the programmable side.

э.

Write an specific Output Register:

cbWrite(AXIL_BASEADDR, CB_OREG0, 0×99);

```
Write 16 Output Registers (option 1):
```

```
for (i=0; i < 16; i++)
    cbWrite(AXIL BASEADDR, CB OREG0 + i, 0x22);</pre>
```

Write 16 Output Registers (option 2):

cbWriteBulk(AXIL_BASEADDR, wr_buffer, 16);

Read an specific Input Register:

```
data = cbRead(AXIL_BASEADDR, CB_IREG4);
```

```
Write 1024 DRAM memory positions:
cbWriteBulk(AXIF BASEADDR, wr buffer, 1024);
Read 90 DRAM memory positions:
cbReadBulk(rd buffer, AXIF BASEADDR, 90);
Write 100 values to the Output FIFO:
for (i=0; i < 100; i++)
    cbWrite(AXIL BASEADDR,CB OFIFO VALUE, i);
```

Read 50 values from the Input FIFO:

```
for (i=0; i < 50; i++) {
   data[i] = cbRead(AXIL BASEADDR, CB IFIFO VALUE);
```

WARNING: bulk functions can't be used with the EIEOs.

イロト 不得 トイヨト イヨト

- User Guide (*doc/user_guide.md*)
- Vivado tutorial (*doc/tutorial_vivado.md*), with SDK and Vitis step-by-step instructions.
- Examples: test and measurement (using PyFPGA)
- Simulations (based on cocotb)

ile Edit Xilinx Broject Window Help			
VIElcome II VIIINX VITIS.			-
	VITIS IDE		
	PROJECT	PLATFORM	RESOURCES
	Create Application Project	Add Custom Platform	Vitis Documentation
	Create Platform Project		Xilinx Developer
	Create Library Project		
	Import Project		

I I I I I

- Add support to more devices:
 - Zynq UltraScale+
 - Intel/Altera Cyclone V + SoC
 - Microsemi SmartFusion2 / PolarFire
 - Lattice iCE40
- Add special registers (and functions) to read the hardware configuration from the PS
- Add an optional AXI4-Stream High Speed Interface to the FIFOs
- Add functions to drive the DRAM interface using memcpy
- Vendor-independent AXI interfaces

< ロ > < 同 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ >

This presentation is distributed under a Creative Commons Attribution 4.0 International License (https://creativecommons.org/licenses/by/4.0/).

< ロ > < 同 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < 回 > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ > < □ >